원문 제목: 《AI 반도체 최종 시나리오 추론 2026(II)》
원문 저자: fin, AI 분석가

반도체가 구조적으로 AI 추론 메인 라인으로 진화하면서, 메모리와 스토리지가 가장 큰 병목 현상이 되었습니다. 시장이 메모리와 스토리지에 대해 가장 큰 의문을 품는 점은 다음과 같습니다:

HBM/DRAM/SSD가 전통적인 주기성을 벗어날 수 있을까?

HBM의 지수적 성장에 의존하는 GPU 아키텍처 진화 경로가 멈출까요? 언제 멈출까요?

창신(CXMT)의 생산 확장이 미치는 영향은 얼마나 클까요? 이 시장을 다시 주기적 수렁으로 빠뜨릴까요?

이 글에서는 이러한 문제들을 정리할 프레임워크를 구축해 보려 합니다

모든 것은 주기성을 가지며, 특히 메모리의 주기성은 매우 강합니다. 가장 큰 원인은 생산 확장 주기가 너무 길어 빠른 생산 확장이 어렵고, 수요 부족 시기와 불일치가 발생하기 때문입니다.

전통적인 주기성을 벗어날 수 있는 몇 가지 가능한 방법

1. 맞춤화: 제품이 상호 교환 불가능하고, 생산 능력을 쉽게 전환할 수 없으며, 장기 계약이 필요합니다.

2. 구조적인 지수적 수요 증가: 수요 곡선 자체가 매우 가파르고, 공급이 계속 따라잡지 못합니다.

3. 기술 혁신의 빠른 업그레이드: 각 세대의 제품이 이전 세대를 빠르게 대체합니다.

이 중 하나라도 충족하면 전통적인 주기성을 부분적으로 벗어날 수 있고, 두세 가지를 충족하면 대부분의 전통적인 주기성을 벗어날 수 있습니다.

이 프레임워크에 따르면, HBM은 세 가지 중 약 두 가지 반을 충족합니다.

1. 맞춤화, 장기 계약 필요 (약함, 반 개로 간주)

HBM은 실제로 맞춤화와 Nvidia의 코드사인(code-sign) 요소가 있지만, 그리 강하지는 않습니다. 진정으로 맞춤화된 부분은 패키징과 베이스 다이(base die)에만 있으며, 위의 수십 개 DRAM 다이는 여전히 완전히 JEDEC 표준을 따릅니다.

예를 들어, Samsung의 HBM3E가 NVIDIA의 퀄리피케이션(qualification)을 통과하지 못해 점유율이 약 60%에서 20%로 급락했을 때, 이 생산 능력을 그대로 폐기하지 않고 Google의 TPU와 AMD에 공급했습니다. 물리적으로 NVIDIA용 HBM3E와 AMD용 HBM3E는 동일한 제품입니다. 따라서 생산 능력은 여전히 부분적으로 자유롭게 전환될 수 있습니다.

HBM4 이후에는 더 많은 맞춤화가 이루어지며, 베이스 다이에 맞춤형 로직 및/또는 캐시를 통합하는 것이 포함됩니다. 더 복잡한 방식은 HBM4E 메모리 컨트롤러와 맞춤형 die-to-die 인터페이스를 로직 베이스 다이에 직접 배치하는 것입니다.

SemiAnalysis에 따르면 OpenAI, NVIDIA 및 AMD는 각각 맞춤형 HBM 작업을 진행 중이지만, 이는 베이스 다이의 맞춤화를 의미하며, 위의 DRAM 계층은 여전히 표준입니다.

부분 맞춤화 특성상 HBM은 주로 패키징 측면에서 협력이 필요하며, 이로 인해 고객이 장기 계약을 체결해야 하지만, 생산 능력을 전환할 수 있기 때문에 HBM은 간신히 반쪽짜리로 간주될 수 있습니다.

2. 구조적 지수적 수요 증가 (충족)

가장 직관적인 이유는 Nvidia의 token factory token throughput 하드웨어 업그레이드 요구로 인해 HBM 대역폭의 업그레이드 주기가 매우 빨라지고, HBM 크기 수요가 지수적으로 증가하기 때문입니다.

이 내용은 사실 이전 게시물인 AI 반도체 종말 시나리오 2026(I)의 결론입니다:

token throughput = HBM 크기 × HBM 대역폭, 세대마다 두 배로 증가합니다.

GPU당 HBM 크기는 매년 40% 이상 증가합니다.

이 수요 곡선의 가파른 정도는 DRAM 공급 측의 14% 웨이퍼 증가와 9% 밀도 향상으로 따라잡기 어렵습니다.

하드웨어 분야에서 attn 단계의 KV cache가 요구하는 매우 높은 대역폭과 매우 큰 메모리 크기로 인해 HBM의 독특한 위치가 확고해졌습니다. HBM 가격이 3~5배 오르더라도 HBM에 지출하는 비용이 가져오는 한계 token throughput 향상은 다른 곳에 지출하는 것보다 훨씬 효율적입니다.

다른 메모리 경로인 SRAM, HBF, CXL, PIM은 현재 HBM의 주요 트랙인 kv cache/attention에서 정면으로 경쟁할 수 없으며, 적어도 향후 5년 또는 그 이상 동안 대체 경로를 찾기는 어려울 것입니다.

3. 기술 반복의 빠른 업그레이드 (충족)

DDR3 시대는 15년이 지났지만 여전히 DDR5 시대에 머물러 있는 반면, HBM의 업그레이드 주기는 기본적으로 2년마다 한 번씩으로, 기존 DDR보다 훨씬 빠르며, 최근에는 가속화되는 추세입니다. HBM 크기 x HBM BW는 세대마다 두 배로 증가하며, 현재 이 규칙을 완벽히 따르고 있습니다.

2년마다 한 세대씩 HBM이 업그레이드되면서, NV GPU 속도는 기본적으로 지수 함수적으로 상승하고 있습니다: 2TB/s → 3.5TB/s → 4.8TB/s → 8TB/s → 22TB/s. 또한 HBM 속도와 추론 토큰 처리량(throughput)은 완전히 선형적인 정비례 관계에 있습니다. 이전 세대 HBM의 한계 사용 비용은 경제성이 떨어지므로, 모두가 가능한 한 최신 제품을 사용하려는 동기를 가지게 됩니다. 비록 더 비싸지만, 그로 인한 수익(토큰 처리량)은 더 크기 때문입니다.

토큰 팩토리(Token factory) 시대의 논리는 기술 업그레이드(HBM 대역폭)가 많을수록 더 많이 벌 수 있다는 것입니다.

이러한 속도 차이는 CPU와 유사한 상황을 만들어냅니다: 구형 제품이 빠르게 가치가 하락하여 재고 보유 가치가 낮아집니다. 예를 들어, HBM3의 가치는 매우 빠르게 하락하여 오늘날에는 기본적으로 주류 제품으로 사용되지 않습니다.

따라서 HBM 제조업체의 합리적인 선택은 현재 생산 능력으로 시장 점유율을 확보하는 것(수량 경쟁)에서, 안정성과 HBM 속도에서 기술 경쟁을 하고, NVIDIA 플랫폼에서 차세대 제품의 퀄리피케이션(qualification) 점유율을 확보하는 것(품질 경쟁)으로 전환되었습니다. 이를 통해 전통적인 주기의 하락 국면에서 모두가 생산량을 줄여 시장 점유율을 잃고 싶어 하지 않는 죄수의 딜레마를 피할 수 있게 되었습니다.

HBM과 기존 DRAM을 비교할 때, 세 가지 조건 중 두 가지 반을 충족한다면, HBM이 전통적인 주기성을 벗어날 수 있을까요?

메모리 주기성의 근원에 대한 주류 서사는 DRAM이 상품(Commodity) 속성(차별화 없음 → 가격 전쟁 → 재고 비축 가능)을 가지기 때문에 주기성이 있다는 것입니다.

그러나 상품 속성 자체가 주기를 만들어내는 것은 아니며, 단지 진폭을 증폭시키는 역할을 할 뿐입니다.

특히 DRAM 분야에서는 한때 죄수의 딜레마가 발생했습니다. 하락 국면에서 Samsung이 생산량을 늘려 시장 점유율을 빼앗으려 했고, 먼저 생산량을 줄이는 쪽이 손해를 보는 상황이었기 때문에 누구도 쉽게 생산량을 줄이지 못했고, 결국 모두가 막대한 손실을 입었습니다.

실제로 주기성의 주요 구조적 원인은 공급 주기가 너무 길어 수요 주기와 쉽게 불일치가 발생한다는 점입니다. 팹(fab) 하나를 짓는 데 3년이 걸리고 수백억 달러가 투자되며, 한 번 결정하면 되돌릴 수 없습니다. 반면 수요 증가는 불안정성을 가지고 있어, 클라우드 서비스, 모바일 인터넷 스마트폰, 팬데믹으로 인한 온라인 수요와 같은 새로운 패러다임의 성장이 나타날 때마다 폭발적인 증가가 일어나지만, 2년이 지나면 성장이 둔화됩니다. 공급이 수요를 초과하고 가격이 급격히 하락하면 손실을 보는 주기로 전환됩니다.

모든 것은 주기를 따릅니다. HBM도 예외는 아닙니다. 하지만 토큰 수요가 여전히 지수적으로 증가한다면, 구조적 지수 성장이 주기성을 약화시킬 수 있습니다. 수요 예측 가능성이 더 높아지고, 가격이 하락하면 고객이 HBM 크기를 늘려 토큰 처리량을 증가시킬 필요가 생기기 때문입니다. 여기에 HBM의 맞춤형 요구 사항으로 인해 대부분 장기 계약이 체결되므로, 주기성이 성장 주기성으로 전환되며, 이번 주기는 특히 길어질 것입니다.

· 주기성: 상승 주기에는 많이 벌고, 하락 주기에는 많이 잃음

· 성장 주기성: 상승 주기에는 많이 벌고, 하락 주기에는 적게 벎

또한, HBM/DRAM은 기존 주기에서 벗어나는 이러한 세 가지 조건 외에도 한 가지 중요한 이점이 있습니다:

4. DRAM 밀도 증가의 스케일링이 점점 느려지고, HBM 업그레이드로 인해 DRAM 적층 배수가 증가함에 따라 공급 측의 생산 확장 난이도가 지속적으로 상승

2000년경, DRAM 웨이퍼당 DRAM 비트 밀도는 연간 약 45% 증가했습니다. 즉, 웨이퍼 수를 늘리지 않아도 연간 공급 측 DRAM 비트는 여전히 45% 증가할 수 있었습니다.

10년 전, DRAM 비트의 연간 밀도 증가율은 20%로 떨어졌고, 현재는 9%로 감소했습니다. 과거에는 DRAM 생산 확장을 위해 새 공장을 거의 지을 필요 없이 연간 20~30%의 비트 볼륨 증가를 얻을 수 있었지만, 현재 DRAM 생산 확장은 웨이퍼 수 증가, 즉 새 공장과 클린룸 건설에 더 의존하고 있습니다.

HBM의 빠른 생산 확장이 어려운 또 다른 이유는, HBM3e는 약 3배의 DRAM 웨이퍼가 필요하고, HBM4는 적층 밀도 증가로 인해 약 4배의 DRAM 웨이퍼 수가 필요하기 때문입니다. 이는 HBM 비트가 DRAM 비트에 비해 계속해서 제조가 더 어려워지고, 단위 DRAM 웨이퍼 수로 생산되는 HBM 비트가 점점 줄어들어 디플레이션 현상과 같습니다.

HBM이 미래 언젠가 성장 주기성에서 전통적인 주기성으로 돌아갈 수 있을까요? 가장 중요한 요소는 구조적 지수 성장입니다. 그렇다면,

AI 추론 시대에, HBM의 지수적 성장에 의존하는 GPU 아키텍처 진화 경로가 멈출까요? 언제 멈출까요?

토큰 처리량 = HBM 크기 × HBM 대역폭, 이 HBM 지수 성장의 제1원리에서 HBM 크기가 증가하는 이유는 바로 KV 캐시의 증가 때문입니다. KV 캐시의 특성과 어텐션의 특성은 HBM과 매우 잘 맞습니다. 심지어 HBM이 다른 기술 경로보다 앞서게 하여 KV 캐시와 어텐션 단계의 활용률을 극대화할 수 있습니다.

다시 말해, KV 캐시가 아키텍처 차원에서 존재하지 않게 된다면, HBM 크기의 지수적 증가 논리도 도전을 받게 될 것입니다.

따라서 이 문제의 본질은, 이번 Transformer로 대표되는 어텐션 메커니즘과 그로부터 파생된 KV 캐시 메커니즘이 사라질 것인가? 쇠퇴 후 대체될 것인가? 하는 점입니다.

역사적 패턴을 보면: AI 모델 아키텍처 혁명이 일어날 때마다 실제로 보존되는 것은 수학적으로 어느 정도 보편성을 가진 프리미티브 연산입니다.

예를 들어: FFN(피드포워드 네트워크, 즉 모델 내 많은 MLP 레이어)은 2012년 딥러닝 시대의 산물이지만, 오늘날의 대규모 언어 모델까지 살아남았으며 여전히 모델의 상당한 파라미터 수를 차지합니다. 왜 살아남았을까요? 이는 보편적 근사 정리(Universal Approximation Theorem) 때문입니다: 충분히 넓은 MLP는 모든 연속 함수를 근사할 수 있습니다.

어텐션도 아마 보존될 프리미티브 중 하나일 것입니다. 이는 시퀀스 내 임의의 두 위치 간 동적 라우팅(Dynamic Routing)이라는 기본적인 문제를 해결하기 때문입니다. 시퀀스 내 임의의 두 위치가 필요에 따라 연결을 형성할 수 있게 합니다. 이 능력이 유효함이 입증되면, 버리기 어렵습니다.

따라서 미래 아키텍처가 순수 Transformer에서 하이브리드 아키텍처로, 또는 세계 모델(World Model)로 진화하더라도, 어텐션 레이어는 여전히 존재할 것이며, KV 캐시(또는 잠재 압축 후의 등가물)도 여전히 필요할 것입니다. HBM은 여전히 추론의 핵심 중 하나로 남을 것이며, HBM의 지수적 성장에 의존하는 GPU KV 캐시 아키텍처 진화 경로는 멈추지 않을 것입니다.

그렇다면 DRAM은 어떨까요? 미래에 전통적인 주기성을 벗어날 가능성이 있을까요?

HBM이 주기성을 벗어난다는 점에 대해 시장에서 어느 정도 합의가 이루어져 있지만, DRAM이 주기성을 벗어난다는 점에 대해서는 현재 시장에서 기본적으로 합의가 없습니다.

다시 앞서 언급한 프레임워크로 돌아가 보면, 전통적인 주기성을 벗어나기 위한 세 가지 조건 중 DRAM은 맞춤화가 불가능하므로 기술 혁신 속도에만 의존할 수 있습니다. 가장 중요한 것은 구조적인 지수적 성장이 있는지 여부인데, 답은 '있다'입니다.

AI 토큰 팩토리(AI token factory) 개념에서 구조적인 지수적 성장을 주도하는 것은 확실히 주로 HBM입니다. 하지만 2025년 말 이후 상황이 바뀌었습니다. Agentic CPU가 잠재력을 발휘하기 시작하면서 CPU에 포함된 DRAM 수요가 DRAM의 새로운 구조적 지수적 성장 원천이 되고 있습니다.

이러한 성장 논리는 두 가지 층위로 나뉩니다: 첫 번째는 CPU 서버 TAM의 급속한 성장이고, 두 번째는 Agentic flow로 인해 각 서버 CPU 코어에 탑재되는 DRAM 사용량의 급속한 증가입니다.

서버 CPU TAM의 급속한 성장에 대한 4가지 논리는 4월 CPU 특집에서 자세히 설명했습니다. 간단히 말하면:

1. AI 가속기 클러스터 내 CPU와 GPU의 비율이 기존 1:4에서 1:2로, 나아가 1:1로 변화할 가능성이 있습니다.

2. Agentic flow에서 CPU 처리 지연 시간이 차지하는 비중이 매우 높아 50~90%에 달하며 중요한 병목 현상이 되고 있어 동시 확장이 필요합니다.

3. AI 코딩으로 인해 SDE의 효율성이 크게 향상되고 코드 양이 기하급수적으로 증가하며 소프트웨어 API 호출이 지수적으로 증가하여 이 부분의 CPU 시간이 지수적으로 상승합니다.

4. 샌드박스(Sandbox)는 데이터 보안과 격리를 보장하기 위해, 예를 들어 Analytical Agent가 각 작업에 대해 대량의 데이터베이스와 사용자 컨텍스트를 복사해야 하므로 메모리(DRAM)와 CPU 코어의 심각한 낭비를 초래합니다. 이 낭비 문제는 5년 이상 해결되지 않을 수 있습니다. 또한 CPU 시간은 기술적으로 최적화 방법을 통해 디플레이션시키기 어렵습니다.

이것이 바로 지난 분기 AMD의 실적 발표에서 CPU TAM이 2030년까지 600억 달러에 이를 것이라고 예측했고, 두 달 전 AMD/ARM이 2030년 CPU TAM 예측을 1200억 달러로 두 배 상향했으며, 한 달 전 Nvidia가 다시 2030년 CPU TAM 예측을 2000억 달러로 두 배 상향한 이유입니다.

지난주 번스타인은 2030년 CPU TAM 전망치를 다시 223B로 상향 조정했습니다. 제 생각에는 2031년 CPU TAM이 향후 400B까지 상향 조정되는 것은 거의 확실하며, 유일한 미지수는 주요 기업들이 언제 이 전망치를 상향 조정할 것인지입니다.

두 번째 레이어: 에이전틱 시대에 각 서버 CPU 코어에 할당되는 DRAM 사용량이 왜 빠르게 증가하는가?

1. 에이전트는 상태를 유지하는 장기 프로세스이며, 무상태 요청-응답이 아니다

전통적인 웹/SaaS는 무상태(stateless)입니다. 요청이 들어오면 메모리를 할당하고, 처리가 끝나면 즉시 메모리를 회수합니다. 반면, 에이전트 작업은 1분에서 1시간까지 실행될 수 있으며, 이 시간 동안 메시지 기록, 시스템 프롬프트, 작업 메모리, 장기 메모리, 도구 결과 버퍼가 모두 DRAM에 상주합니다.

CPU 시간과 마찬가지로, 각 작업의 메모리 풋프린트는 상태 유지(stateful) 및 샌드박스 격리(각 작업이 데이터베이스와 컨텍스트를 복사) 요구 사항으로 인해 기술적으로 압축하기 어렵습니다.

2. 컨텍스트 윈도우가 기하급수적으로 길어지고, 각 세션의 작업 세트가 확장되며, 동시성 × 단일 세션 메모리 풋프린트가 배수로 증폭된다

컨텍스트 윈도우가 32K → 256K → 1M으로 증가하고, 추론/테스트 시간 컴퓨팅의 시퀀스 길이가 폭발적으로 늘어나며, 앞으로도 계속 증가할 것입니다. 각 활성 세션에 상주하는 메시지는 컨텍스트 길이에 따라 선형적으로 증가합니다.

이제 두 레이어를 곱해 보겠습니다.

첫 번째 레이어: CPU 서버의 TAM은 2030~2031년 기준으로 약 5~7배 규모(60B → 120B → 200B → 223B, 제 생각에는 400B까지 갈 것입니다)입니다.

두 번째 레이어: 각 CPU의 DRAM 비율은 약 3~4배(코어당 4~8GB → 16~32GB)이지만, 이 증가분은 대부분 일회성 이익일 수 있습니다.

두 개의 독립 변수를 곱하면 서버 측 DRAM 수요는 규모의 차원에서 증가합니다

2030년, 보수적으로 300B CPU TAM을 기준으로, CPU 코어 하나당 $50, 에이전트 시대의 가장 보수적인 기준으로 16GB/코어를 적용하면, 신규 증가량은 최소 96EB에 달합니다. 올해 DRAM 총 생산량은 47EB에 불과하고, 내년에는 간신히 60EB에 이를 것으로 예상되는데, 이는 매우 놀라운 증가량입니다.

이러한 agentic CPU로 인한 DRAM의 기하급수적 성장은 2차 레이어에서 일회성 호재에 가깝지만, 그 지속 기간은 매우 길어질 것입니다. 공급 부족의 격차가 너무 크기 때문입니다.

다시 글 서두의 프레임워크로 돌아가 보겠습니다. 전통적 사이클에서 벗어나기 위한 세 가지 조건 중 첫 번째인 DRAM 맞춤화는 기본적으로 무시할 수 있습니다.

반면 두 번째 조건인 구조적이고 기하급수적이며 되돌리기 어려운 수요원은 성립합니다. Commodity DRAM도 이제 전통적 사이클에서 부분적으로 벗어날 자격을 갖추었습니다. HBM(2.5개)만큼 완전하지는 않지만, 실질적인 변화가 일어나고 있습니다.

세 번째 조건인 기술 혁신 속도 측면에서도 DRAM의 템포는 과거와 달라졌습니다.

과거 DRAM 기술 혁신 속도는 소비자 전자제품에 크게 의존했습니다. DDR의 발전이 성능에 큰 도움이 되지 않았기 때문입니다. 하지만 가까운 미래에는 탄소 기반 소비재의 전통적 DRAM 사용량이 실리콘 기반 소비재(CPU 서버) DRAM 사용량보다 훨씬 적어질 것입니다.

과거 DRAM 속도 업그레이드의 한계 효용은 매우 낮았습니다. 하지만 이제 CPU 서버의 메모리 수요 증가와 엣지 AI의 DDR 속도 요구 증가로 상황이 달라졌습니다. 예를 들어, 애플은 로컬 대규모 모델을 실행하기 위해 LPDDR 속도를 점점 더 빠르게 만들고 있습니다.

속도 업그레이드의 한계 효용이 크게 높아졌기 때문에, DDR6와 LPDDR6의 속도 혁신 수요는 과거보다 훨씬 커졌습니다. 이는 그래프에서도 확인할 수 있는데, LPDDR6/DDR6의 혁신 주기가 단축되었고 속도 기울기가 다시 상승하기 시작했습니다.

과거에는 새로운 DDR/LPDDR 기술이 나와도 업계의 반응이 냉담했고, 가격이 내려가야 사용했습니다.

하지만 지금은 LPDDR6가 출시되면 각 기업들이 가능한 한 빨리 도입하려고 경쟁하고 있습니다. 속도 향상이 가져오는 성능 개선이 실질적으로 체감되기 때문입니다.

또한, DDR 공급은 HBM에 의해 추가적인 세금을 부과받고 있습니다. HBM의 연간 증설 속도가 너무 빨라, 매년 원래 commodity DDR을 생산할 수 있었던 일부 웨이퍼가 HBM 생산으로 전환되고 있습니다. HBM의 전환율은 매우 낮아서, HBM3E는 동일한 비트를 생산하기 위해 약 3배의 DDR 웨이퍼 용량이 필요하고, HBM4는 4배가 필요합니다. 따라서 매년 약 3%에서 5%의 DDR 비트 증가분이 이 HBM 비트 세금으로 직접 소멸되고 있습니다.

따라서 DRAM 비트 볼륨은 향후 매년 약 24%씩 성장할 것으로 예상되지만(14%는 웨이퍼 증가, 9%는 웨이퍼당 DRAM 밀도 증가), HBM 비트 세금을 고려하면 기존의 비HBM 커모디티 DDR의 연간 비트 성장률은 약 20%에 불과합니다(약 10%의 웨이퍼 증가 × 약 9%의 노드 밀도 향상).

중국 CXMT의 증산 영향은 얼마나 될까요? 무리하게 증산을 강행한다면 이 시장을 다시 주기적 침체로 빠뜨릴 수 있을까요?

CXMT의 최근 몇 년간 증산 속도는 매우 빠릅니다. 2025년에는 여전히 월 20만 장의 웨이퍼를 생산하며, 2026년에는 베이징 웨이퍼 공장과 신규 생산 라인의 기여로 32~35만 장에 도달할 것입니다.

현재 건설 중인 상하이 공장 1기와 2기 중, 1기는 2027년까지 월 10만 장의 웨이퍼 생산 능력을 추가할 것으로 예상되며, 2기는 2028년까지 월 10만 장의 웨이퍼 생산 능력을 추가할 것으로 예상됩니다. 즉, 2027년에는 월 42만 장, 2028년에는 월 50만 장의 웨이퍼를 생산할 수 있습니다.

하지만 주의할 점은 CXMT의 DRAM 비트 밀도가 빅3의 약 절반 수준이라는 것입니다. 따라서 CXMT의 월 50만 장 웨이퍼로 생산할 수 있는 DRAM 비트 볼륨은 다른 업체의 절반에 불과합니다. 여기서 월 웨이퍼 수를 계산할 때는 절반으로 환산하여 적용합니다.

이 할인율을 적용하면 CXMT가 전체 DRAM 산업에 미치는 충격은 훨씬 줄어듭니다. 2025년 말부터 2028년 말까지 CXMT가 DRAM 비트 생산 능력 CAGR에 미치는 영향은 약 1.5%에 불과하며, 전체 산업의 DRAM 생산 능력 CAGR은 약 12.7%에서 14.2%로 상승합니다.

· DRAM 월 생산 능력 (kwspm) 2025E → 2028E CAGR

· Samsung 685K → 920K 10.3%

· SK Hynix 519K → 725K 11.8%

· Micron 340K → 560K 18.1%

· 기타 비중국 150K → 218K 13.3%

· 중국 (밀도 절반 환산) 117K → 274K 32.8%

· 중국 포함 총계 1811K → 2697K 14.2%

· 중국 제외 총 1694K → 2423K 12.7%

CXMT(창신메모리)가 향후에도 생산 속도를 유지한다고 해도, 2030년 전 업계의 연간 DRAM 비트 볼륨(bit volume) 증강 CAGR에 미치는 영향은 약 3% 미만에 불과합니다. 즉, 20% CAGR에서 23% CAGR로 변하는 것뿐입니다.

또한, CXMT는 포토리소그래피 장비(광학 리소그래피)에 제약을 받고 있으며, DDR6는 더 높은 속도(14400 MT/s 이상)와 더 높은 밀도를 요구합니다. 빅3(삼성, SK하이닉스, 마이크론)는 DDR6를 위해 1c 또는 그보다 더 진보된 노드(~12nm 이하)를 사용할 가능성이 높으며, 이미 EUV를 전면 도입하고 있습니다. CXMT는 DDR6에서 속도 제한을 받을 수 있으며, 밀도도 절반에 불과할 것입니다.

성장성 사이클임에도 불구하고, DRAM의 이번 슈퍼 사이클이 왜 최소 5년 이상 지속될까?

첫 번째 이유는, 앞서 언급한 CPU 서버 수요 측의 엄청난 증가로 인한 구조적 DRAM 수요의 지수적 증가입니다. 여기에 DRAM 공급 측의 비트 볼륨 CAGR이 약 20%로 안정적으로 성장한다는 점을 결합하면, DRAM의 갭(공급 부족)이 향후 몇 년간 왜 점점 더 커지는지 명확히 알 수 있습니다:

비-HBM(non-HBM) 전통 DRAM 공급 측은 매년 약 20% 성장하는 반면, 수요 측은 2026년 기준 60B CPU TAM(총 주소 가능 시장)에서 각 CPU가 평균 8GB/core의 DRAM을 소비하고, 각 core당 $30~35로 계산하면 수요는 16EB입니다.

2030년 기준 400B CPU TAM에서 각 CPU가 평균 16GB/core의 DRAM을 소비하고, 각 core당 $80(CPU 가격이 두 배 이상 상승)으로 계산하면 수요는 80EB입니다. 이 DRAM 성장의 CAGR은 약 50%로, 현재 추정치를 훨씬 초과합니다.

HBM이 토큰 처리량(token throughput)과 직접 연결되어 GPU 수익 효율성에 직결되는 것과 달리, DRAM 부족이 에이전트 플로우(agent flow)에 미치는 영향은 주로 속도입니다. 예를 들어, 8GB/core와 16GB/core를 비교하면 일부 워크로드(workload) 속도가 30%까지 저하될 수 있으며, 일부 저가치 태스크(task)는 기다릴 수 있어도 구조적 지수적 증가 동기는 강력하지만, 수요는 GPU만큼 경직적이지 않습니다.

Semianalysis에 따르면 올해 DRAM 갭은 한 자릿수 퍼센트이며, 내년에는 10%를 초과할 것입니다. 에이전트 CPU 수의 급증으로 인한 DRAM 구조적 측면에서 볼 때, 이 갭은 매년 계속 확대되어 2030년 이전에는 줄어들 가능성이 보이지 않습니다.

DRAM이 장기간 강세를 유지할 수 있는 또 다른 논리는, DRAM 가격이 오른 후 가격 인상으로 사라진 수요가 실제로 없어진 것이 아니라 단지 지연되었을 뿐이며, 수요 저수지가 너무 많다는 점입니다.

소위 저수지란 '메모리 가격이 하락하면 즉시 방출될 잠재적 수요'를 의미합니다. 이러한 수요가 존재한다는 것은, 공급이 일시적으로 따라잡더라도 가격이 쉽게 폭락하지 않는다는 것을 의미합니다. 저수지에서 새로운 수요가 계속 흘러나와 이를 받쳐주기 때문입니다:

메모리 컴퓨팅 성능/속도는 하나의 저수지입니다:

속도와 연산력을 최적화하기 위해 추가 메모리가 필요한 대규모 수요가, 메모리가 너무 비쌀 때 억제되어 있다가 메모리 가격이 하락하면 방출됩니다.

예를 들어, Nvidia의 CPX prefill 가속은 원래 저렴한 추가 GDDR7을 사용해 전용 prefill 가속기를 만드는 것이 설계 목적이었지만, LPDDR/GDDR이 모두 너무 비싸져 가격 인상 전의 HBM보다도 비싸져 이 솔루션의 ROI가 불리해졌습니다. 하지만 일반 메모리 가격이 하락하면 CPX와 유사한 최적화 솔루션이 다시 돌아올 것입니다.

저가치 태스크는 하나의 저수지입니다: 메모리 가격 인상으로 토큰 가격이 높은 수준을 유지할 때, 고가치 태스크가 우선 유지되고 저가치 태스크는 연기됩니다. 메모리 가격이 하락하면 이러한 지연된 수요가 다시 돌아옵니다.

엣지 AI는 하나의 저수지입니다: AI PC의 메모리 구성이 24GB에서 128GB까지 증가할 수 있습니다. Apple은 이미 최신 엣지 AI 풀 버전이 8GB에서 12GB 메모리로 업그레이드되어야 한다고 명확히 요구했습니다.

일반 소비자 전자제품, Agent PC, 저가형 스마트폰에서 메모리 가격 인상으로 인해 감소한 수요는 모두 저수지입니다.

이렇게 많은 저수지가 겹쳐져 매우 두꺼운 수요 완충층을 형성합니다. 이것이 이번 DDR의 구조적 성장이 시장의 예상보다 더 강력한 후속 효과를 가질 이유입니다.

DRAM 가격이 크게 하락하기 어려운 또 다른 이유는, HBM과 DRAM 생산 능력이 서로 전환 가능하기 때문에 전체 DRAM 컴플렉스가 함께 재평가(re-rate)되기 때문입니다.

상승기에는 DRAM의 수익률이 HBM을 훨씬 초과하며, HBM의 가격 인상 폭은 오히려 DRAM에 의해 추진됩니다. 올해 새로 계약된 HBM4의 가격은 해당 시점의 DRAM 가격 x 4, 즉 정상적인 적층 배수에 해당하는 HBM4 가격입니다.

DRAM 가격이 하락하면 마진도 줄어들지만, HBM의 장기 계약 투명성 덕분에 수익률은 보장됩니다. 이로 인해 HBM이 간접적으로 더 많은 DRAM 생산 능력을 흡수하게 되고, HBM 가격 하락은 GPU 제조사들이 HBM 용량을 최대한 업그레이드하도록 유인하여, 결과적으로 DRAM 가격의 하한선을 간접적으로 보호합니다.

DRAM의 구조적 지수적 수요 증가가 나타나고, 밀도 스케일링(density scaling)이 둔화되면서 생산 확장의 어려움이 커지고, 제조사들은 확장 계획을 매우 신중하게 세우고 있습니다. CXMT(长鑫)가 최근 몇 년간 미친 영향도 제한적이며, 수요의 저장소(蓄水池)가 매우 방대합니다. 이 네 가지 이유로 인해, 앞으로 최소 5년, 더 길게는 그 이상 동안 DRAM이 주기적 저점에 진입하기는 매우 어려울 것입니다.

NAND SSD가 전통적인 주기성을 벗어날 가능성이 있을까?

NAND의 구조적 성장 동력은 DRAM만큼 강력하지 않습니다. 올해의 공급 부족 주요 원인은 주요 플레이어들이 생산 규율을 잘 유지하며 대규모 생산 확장을 하지 않았기 때문이며, 매년 생산 능력 증가는 주로 기술 개선, 즉 NAND 적층 수 증가에서 비롯됩니다.

첫 번째 구조적 성장은 AI에서 비롯되며, 주로 KV 캐시 오프로딩(KV cache offloading)을 통해 HBM에서 넘치는 warm/cold KV 캐시를 NAND SSD로 내리는 것입니다.

그런데 놀라운 점은, 이 KV 캐시 오프로딩의 성장이 아직 대규모로 발생하지 않았음에도 SSD가 이미 DRAM보다 더 심각하게 부족해졌고, 가격 상승폭도 DRAM보다 더 크다는 것입니다. 내년에 Rubin CMX가 본격적으로 출시되고 KV 캐시 오프로딩이 대규모로 적용되면, SSD의 공급 부족은 이 구조적 성장으로 인해 더욱 심화될 것입니다.

두 번째로, 작년 연말 요약에서 언급한 미래에 기대할 만한 AI 비디오로 인한 구조적 증가는 올해 이미 대중화 조짐을 보이고 있습니다.

Seedance의 규모는 1년에 10배에서 40배 속도로 성장하고 있습니다. 현재는 GPU 부족과 연산 능력 부족 단계에 막혀 있어, 수요가 연산 능력에 억눌려 완전히 분출되지 못하고 있습니다. 하지만 GPU 부족 단계가 지나가면, AI 비디오가 NAND 스토리지에 대한 구조적 수요 증가는 상당 기간 지속될 것입니다.

세 번째 구조적 성장은 에이전트 플로우(agent flow)로 인한 Sandbox 사용량의 지수적 증가에서 비롯됩니다. Sandbox는 데이터 보안과 격리를 보장하기 위해, 예를 들어 Analytical Agent가 각 작업마다 대량의 데이터베이스와 사용자 컨텍스트를 복제해야 하므로, 메모리(DRAM)와 CPU 코어의 심각한 낭비를 초래하며, 동시에 대량의 SSD 낭비(수요)도 발생시킵니다.

네 번째 구조적 성장은 아마 2030년 이후에나 본격화될 것으로 보이며, 이는 HBF 경로에 SSD가 필요하기 때문입니다. 많은 투자은행 분석에서 큰 기대를 받고 있지만, 이 기술 경로는 아직 먼 미래의 일입니다. 주요 역할은 대규모 모델의 가중치(weights)를 저장하는 데 국한되며, 가중치를 한 번 쓰고 읽기 전용으로 사용해야 합니다. 또한 반드시 GPU/HBM과 함께 패키징되어야 합니다(48TBps/96TBps). 그렇지 않으면 PCIE7/8 속도가 너무 느려 전혀 사용할 수 없습니다. '미래에 기대를 걸어볼 만하다'고 할 수 있으며, 다음 AI 반도체 최종 시나리오 예측 2026(III)에서 더 자세한 분석이 있을 예정입니다.

요컨대, NAND SSD의 구조적 성장은 HBM만큼 강력하지는 않지만, 가격이 저렴하다는 장점이 있습니다. 2027년까지도 가격이 GB당 $0.8에 불과해, 같은 기간 DRAM의 40분의 1 수준입니다. 따라서 다중 캐시 계층에서 만능 역할을 하는 특성을 가지며, 구조적 성장의 원천이 매우 다양합니다.

즉, DRAM/HBM만 단독으로 가격이 오르고 번영하는 상황에서 SSD 가격이 오르지 않는 경우는 존재하지 않습니다. 만약 그런 상황이 발생한다면, 사람들은 SSD를 활용해 DRAM/HBM의 일부 기능을 대체하고, 더 낮은 비용으로 유사한 효과를 얻으려 할 것이기 때문입니다. HBM, DRAM, NAND는 각각 독립적인 이야기가 아니라, 동일한 AI 메모리 계층 구조(AI memory hierarchy)에서 서로 다른 온도 계층에 걸친 구조적 성장입니다.

구조적 지수 성장에 대한 수요가 존재하는 상황에서, NAND SSD는 사이클에서 벗어날 수 있을까요? 이는 NAND SSD 제조업체들의 생산 규율에 달려 있습니다. 생산 규율을 지키지 않을 가능성이 있는 유일한 업체는 YMTC(Yangtze Memory Technologies Co.)뿐입니다. 결국 이것은 죄수의 딜레마(prisoner's dilemma)와 같아서, 한 업체가 무리하게 생산을 확장하면, NAND 산업 전체의 생산 확장이 DRAM보다 훨씬 쉬워지기 때문입니다.

하지만 최소한 이번 NAND 사이클 역시 슈퍼 사이클(super cycle)이며, 몇 가지 구조적 지수 성장에서 비롯된 수요 덕분에 하강 국면을 2030년까지 늦추는 것은 큰 문제가 없을 것입니다.

원문 링크

BlockBeats 공식 커뮤니티에 참여하세요:

Telegram 구독 그룹：https://t.me/theblockbeats

Telegram 토론 그룹：https://t.me/BlockBeats_App

Twitter 공식 계정：https://twitter.com/BlockBeatsAsia