인텔은 TSMC와 삼성을 따라잡기 위해 1.4나노 공정에서 양면 전원 공급 아키텍처를 도입하는 방안을 검토 중입니다.

BlockBeats 뉴스, 7월 5일 - 인텔이 1.4나노급 초미세 공정에서 전면과 후면 전원 공급을 동시에 활용하는 아키텍처 도입을 검토하며 경쟁사 추격에 나섰다. 업계 소식통에 따르면, 인텔은 당초 1.4나노급 기초 공정 14A에 후면 전원 공급 전용 기술인 PowerDirect를 채택할 계획이었으나, 후속 공정 14A2에서는 전면과 후면을 동시에 사용하는 듀얼 사이드(Dual side) 아키텍처 도입을 검토 중이다.

인텔은 앞서 14A 공정에서 18A 대비 칩 밀도를 1.3배 향상시킬 계획이라고 발표한 바 있다. 14A 공정의 목표 M0 피치는 약 28나노미터이며, 14A2 공정은 하프 노드(Half-node) 방식 개선을 통해 M0 피치를 21나노미터까지 줄일 수 있을 것으로 보인다. 인텔은 후면 전원 공급 네트워크를 유지하면서, 일부 전면 금속 배선을 보조 전원 및 클록(Clock) 신호 용도로 재배치하여 미세화 및 노광 한계로 인한 전력 마진 부족을 보완할 예정이다.

인텔 14A 공정은 2028년 리스크 생산(Risk Production)에 돌입하고, 2029년 양산에 들어갈 계획이다. 인텔은 오는 10월까지 외부 고객에게 14A 공정 0.9 버전의 공정 설계 키트(PDK)를 공개해야 하며, 이후 18개월 이내에 대형 팹리스(Fabless) 고객사의 확정 주문을 확보해야 한다. 이에 비해 TSMC는 2028년 진정한 1.4나노 A14 완제품 출하를 계획 중이며, 삼성전자도 2027년 후면 전원 공급 기술을 적용한 2나노 개량 공정 SF2Z의 상용화를 목표로 하고 있다.